کاهش جریان نشتی در گیت قابل برنامه ریزی میدانی

فصل اول: کلیات تحقیق

۱-۱- مقدمه

۱-۲- بیان مساله

۱-۳- اهمیت و ضرورت تحقیق

۱-۴- اهداف تحقیق

فصل دوم: مروری بر ادبیات و پیشینه تحقیق

۲-۱- معرفی گیت قابل برنامه ریزی میدانی FPGA

۲-۲- معرفی حافظه ها شامل SRAM  و DRAM

۲-۳- ساختار داخلی سلول حافظه

۲-۳-۱ سلول حافظه ۶ ترانزیستوری پایه

۲-۳-۲ نوشتن داده در سلول

۲-۳-۳ نگهداری داده در سلول

۲-۳-۴ خواندن داده از سلول

۲-۴- معرفی حاشیه نویز ایستای خواندن و جریان سلول

۲-۵- سلول بهبود یافته

۲-۵-۱ نوشتن در سلول جدید

۲-۵-۲ نگهداری داده در سلول جدید

۲-۵-۳ خواندن داده از سلول جدید

۲-۶- بررسی سلول جدید ارائه شده از دیدگاه تاخیر در خواندن و نوشتن

۲-۶-۱ تأخیر نوشتن در سلول

۲-۶-۲ تاخیر خواندن داده از سلول

۲-۷- بررسی جریان نشتی در سلول حافظه

۲-۸- بررسی برخی سلول های ارائه شده

۲-۸-۱ سلول با نشتی پایین و آگاه به صفر

۲-۸-۲ سلول SRAM سخت شده نسبت به صفر

۲-۹- بررسی سلول بهبودیافته

۲-۱۰- بررسی چالش جریان نشتی

فصل سوم: روش اجرای تحقیق

۳-۱- شبیه سازی سلول ۶ ترانزیستوری پایه

۳-۲- شبیه سازی سلول پایه در لحظه ۲٫۵ میکروثانیه

۳-۳- شبیه سازی سلول بهبود یافته

۳-۴- شبیه سازی سلول بهبود یافته در زمان ۲٫۵ میکروثانیه

۳-۵- شبیه سازی سلول نهایی

۳-۶- شبیه سازی سلول نهایی در لحظه ۲٫۵ میکروثانیه

فصل چهارم: تجزیه و تحلیل داده ها

۴-۱- مقایسه و بررسی داده ها و نتایج حاصل از شبیه سازی

فصل پنجم: نتیجه گیری و پیشنهادات

۵-۱- نتیجه گیری

۵-۲- پیشنهادات